© D. Novikov
Техпроцессы менее 1 нм ожидаются только к 2034 году
По данным дорожной карты IMEC, техпроцессы с нормами менее 1 нм появятся не ранее 2034 года. Узнайте о планах по переходу на архшесть A7, A5 и A3, а также о ключевых технологиях CFET-транзисторов для будущих процессоров.
04.05.2026 12:57
Илья Степанов
Согласно обновлённой дорожной карте исследовательского центра IMEC, техпроцессы с нормами менее одного нанометра появятся не ранее 2034 года. В документе описывается эволюция логических микросхем с 2020-х до 2040-х годов, подтверждая, что закон Мура замедлился, но всё ещё действует. В ближайшее время отрасль сосредоточится на транзисторах Gate-All-Around с нанослойной структурой. Первым значимым этапом станет 2-нм техпроцесс N2, за ним последуют ангстремные узлы вроде A14 и A10. Важно отметить, что дорожная карта указывает не на даты выхода готовых продуктов, а на сроки завершения разработки технологий, о чём пишет издание pepelac.news.
Ключевая архитектура для перехода к суб-1-нм техпроцессам — CFET-транзисторы, где p- и n-каналы размещаются вертикально друг над другом. Первым таким узлом станет A7 (0,7 нм), затем к 2036 году ожидается A5, а к 2040 — A3. В 2040-х годах возможен переход на 2D FET-транзисторы из новых материалов. IMEC прогнозирует, что около 2043 года они лягут в основу узла A2 (0,2 нм), а к 2046 году возможны технологии с нормами менее 0,2 нм. Однако эти сроки имеют исследовательский характер и могут корректироваться.
Для дальнейшего прогресса только новых транзисторов недостаточно. IMEC подчёркивает необходимость развития 2.5D- и 3D-упаковки, чиплетов, новых материалов для межсоединений, интеграции регуляторов напряжения и более эффективных схем питания. Совокупность этих решений должна обеспечить развитие ИИ-ускорителей, HPC-систем и процессоров будущих поколений.